이정배 삼성전자 메모리사업부 사장이 지난 10월 열렸던 2021 SEDEX 전시회 기조연설에서 High-K 메탈 게이트를 메모리에 첫 적용한 사례를 설명하고 있습니다. 그는 “메모리는 HKMG 등 시스템반도체에 이미 도입된 기술을 적극 채택하며 서로의 경계를 허물고 있다”고 밝혔습니다. /사진 제공=삼성전자
D램 트랜지스터 구조./사진=삼성전자
정전 용량을 잘 확보하기 위한 게이트 절연막 최적의 조건. 면적이 넓을수록, 절연막 두께가 얇을수록, 유전율이 높을수록 좋다./사진제공=삼성전자
부도체인 절연막에서 ‘분극’이 일어나는 과정입니다. 위쪽에서 (+) 전압을 걸면, 별탈 없던 부도체 원자들치즈처럼 쭉 늘어나기 시작하면서 분극이 됩니다. 더욱 쭉 늘어날수록 분극이 더욱 확실하게 되기 때문에 절연막 밑으로 ‘확실하게’ 더 많은 전자가 모일 수 있습니다. High-K는 전기 알갱이를 끌어당기는 능력이 탁월한 물질을 말합니다. /사진 출처: 구글
오른쪽에 있는 물질일수록 유전율 K가 더 높습니다. 기존 절연막으로 쓰였던 실리콘옥사이드(SiO2)는 5미만인 데 반해, 새로운 게이트 절연막 물질로 활용된 하프늄옥사이드(HfO2)의 경우 20 안팎의 유전율을 보이고 있습니다. /사진 제공=연세대학교 나노디바이스 연구실
한진만 삼성전자 부사장이 지난 7월 ‘2021 GSA Memory+콘퍼런스' 발표에서 HKMG를 적용한 메모리의 ‘문턱전압(Vth)’이 더 낮아졌음을 설명하고 있습니다. 문턱전압은 트랜지스터에서 전기가 통하기 위해 거는 최소한의 전압을 말하는데, 삼성은 HKMG 덕분에 기존보다 저전압인 1.1V로도 동작시킬 수 있다고 설명합니다. 전력 효율도 기존보다 13% 나아졌다고 덧붙였습니다./사진 제공=삼성전자
인텔이 2007년(중간) HKMG를 적용한 CPU 펜린을 발표했을 때 반도체 업계는 발칵 뒤집어졌습니다. 폴리실리콘-실리콘옥사이드 기반 게이트에 익숙했던 사람들이 구현이 불가능할 것이라고 예상했기 때문입니다. /사진제공=인텔
High-K 물질은 원자층증착(ALD) 공정을 통해 정교하고 빠르게 증착할 수 있습니다. 화학기상증착법(CVD)보다 깔끔하고 균일한 박막을 얻을 수 있는 것이 장점으로 꼽힙니다./사진=연세대학교 나노디바이스 연구실
반도체 속 각종 배선 사이를 채우는 절연막에는 전류 이동 간섭을 최소화하는 Low-K 물질이 반드시 필요합니다./사진=IBM
삼성전자가 올해 업계 최초로 HKMG를 활용한 DDR5 D램 개발을 완료했습니다. 사진은 DDR5 D램 모듈. /사진제공=삼성전자
